home *** CD-ROM | disk | FTP | other *** search
/ Shareware Overload Trio 2 / Shareware Overload Trio Volume 2 (Chestnut CD-ROM).ISO / dir34 / setcach2.zip / SETCACHE.DOC < prev    next >
Text File  |  1993-12-16  |  8KB  |  176 lines
  1.                         Cyrix 486SLC/486DLC
  2.                          Cache Controller
  3.  
  4. The SETCACHE.EXE program initializes the Cyrix 486 chips internal Cache
  5. to the desired mode. When the Cyrix chips are reset, cache is disabled.
  6. This program allows the user to setup cache for maximum operation speed.
  7.  
  8. The SETCACHE program may be executed in the AUTOEXEC.BAT file to enable
  9. cache operation at startup, or may be executed at any time from the
  10. command line. The default values have proven to be the fastest operation,
  11. however each user can establish their own setup.
  12.  
  13. Command Line options are as follows:(Options Help Screen)
  14.  
  15. Cache Control program for Cyrix 486SLC/486DLC Microprocessors. Ver. 1.2
  16. COPYRIGHT Dec. 14, 1993 BY JOHN HICKEY of J. JENKS ENTERPRISES.
  17. }SETCACHE [options]   (Options as follows:)
  18. o - display options help screen, overrides v t l m h r options.[New v1.2]
  19. v - display current settings, overrides t l m h r options.[New v1.2]
  20. t - DOS memory area A0000-FFFFF is not cached.[Changed v1.2]
  21. l - Cache inhibit 64K at 1 meg boundaries.
  22. m - Cache mode is direct-mapped.
  23. h - Flush Cache on CPU Hold.
  24. r#aaaaas - Inhibit cache at region #, starting
  25.     at address aaaaa X 1000h, for s size, where:
  26. #     - 1 to 4
  27. aaaaa - 00000-FFFFF hex = address bits 31-12 of inhibited memory.
  28. s     - 0-F size code as follows:
  29.  size-code     Range  size-code     Range  size-code     Range
  30.  0 - none       N/A   1 - 4KBytes   aaaaa  2 - 8KBytes   aaaaj
  31.  3 - 16KBytes  aaaak  4 - 32KBytes  aaaal  5 - 64KBytes  aaaa0
  32.  6 - 128KBytes aaaj0  7 - 256KBytes aaak0  8 - 512KBytes aaal0
  33.  9 - 1MBytes   aaa00  A - 2MBytes   aaj00  B - 4MBytes   aak00
  34.  C - 8MBytes   aal00  D - 16MBytes  aa000  E - 32MBytes  aj000
  35.  F - 4GBytes   00000(Cache is totally inhibited)
  36. a = 0-F Hex  j = 0, 2, 4, 6, 8, A, C or E Hex  k = 0, 4, 8 or C Hex
  37. l = 0 or 8 Hex     Spaces unnecessary between options.
  38. Defaults to 2-way assoc., all mem. cached except Video RAM A0000-BFFFF.
  39.  
  40.  
  41. SETCACHE with no options will initialize the Cache to the default values
  42. of 2-way associative cache and all memory cached except Video RAM at
  43. A0000 through BFFFF.
  44.  
  45. Option
  46.   o      - Displays the Options Help screen. Overrides all other options.
  47.   v      - Read Cache settings and display them. Overrides all options except
  48.            option 'o'.
  49.   t      - Inhibit Cache of DOS memory area A0000-FFFFF.
  50.   l      - Inhibit Caching of 64k bytes at each 1meg boundary.
  51.   m      - Cache Mode is direct mapped.
  52.   h      - Flush cache on CPU HOLD.
  53. r#aaaaas - Inhibit Cache in specific memory regions.
  54.          #     - Non-Cacheable Region number 1 to 4.
  55.          aaaaa - Region beginning boundary address in 4k segments (1000 hex).
  56.                  The boundary address must start on specific power of 2
  57.                  address, depending upon the size code. Valid addresses
  58.                  will be rounded down to the nearest appropriate value.
  59.          s     - Size code 0-F hex specifying region granularity.
  60.  
  61.         Size           Boundary   Boundary
  62.         code           addr range ending digit(s)
  63.          0 - not        N/A
  64.          1 - 4KBytes   aaaaa(000) 0-F
  65.          2 - 8KBytes   aaaaj  "   0,2,4,6,8,A,C,E
  66.          3 - 16KBytes  aaaak  "   0,4,8,C
  67.          4 - 32KBytes  aaaal  "   0,8
  68.          5 - 64KBytes  aaaa0  "   00-F0
  69.          6 - 128KBytes aaaj0  "   00,20,40,60,80,A0,C0,E0
  70.          7 - 256KBytes aaak0  "   00,40,80,C0
  71.          8 - 512KBytes aaal0  "   00,80
  72.          9 - 1MBytes   aaa00  "   000-F00
  73.          A - 2MBytes   aaj00  "   000,200,400,600,800,A00,C00,E00
  74.          B - 4MBytes   aak00  "   000,400,800,C00
  75.          C - 8MBytes   aal00  "   000,800
  76.          D - 16MBytes  aa000  "   0000-F000
  77.          E - 32MBytes  aj000  "   0000,2000,4000,6000,8000,A000,C000,E000
  78.         *F - 4GBytes   00000  "   Cache is totally inhibited.
  79.  
  80. After the SETCACHE program executes, the values currently in the
  81. Cache Controller registers are read back and are displayed as follows:
  82.  
  83. RX RY area-1 area-2 area-3 area-4
  84.  
  85. where
  86.  RX     = Cache Control Register CCR0
  87.  RY     = Cache Control Register CCR1
  88.  area-n = aaaaas for Non-Cacheable Region n.
  89.  
  90.  
  91. SETCACHE Register display: (Default settings)
  92.  
  93. Cache Control program for Cyrix 486SLC/486DLC Microprocessors. Ver. 1.1
  94. COPYRIGHT Dec. 8, 1993 BY JOHN HICKEY of J. JENKS ENTERPRISES.
  95. 00 00 000A06 000000 000000 000000
  96.  
  97. The Cache Controller settings will remain unchanged until a System Reset
  98. is done or SETCACHE is rerun with new parameters.
  99.  
  100.  
  101.                           !!CAUTION!!!
  102.  
  103. Do not run the program on any 80486 chip except the Cyrix or Texas
  104. Instrument 486SLC or 486DLC chips. The Cache Control registers are
  105. not compatible with INTEL 80486 chips.
  106.  
  107. Do not attempt to run this program on any CPU other than a 80486.
  108. It uses 486 unique instructions and will cause illegal instruction
  109. faults on lesser CPU's!!
  110.  
  111. NOTE:
  112. It may be that some motherboards or BIOS's are incompatible with
  113. enabling the 486 internal cache. One user reported that enabling the
  114. cache did not increase the operation speed of his TI DLC chip (AMI BIOS,
  115. UMC chip set), however moving the chip into a different motherboard
  116. worked properly. (V1.2 - Found that the BIOS was disabling Cache by setting
  117. bit 30 in CPU Control Register 0(CR0). Added code to enable cache in CPU
  118. register CR0 if disabled.)
  119.  
  120. Another user (AMI BIOS, FOREX chip set) reported that
  121. the Cache speeded up CPU operation, but prevented proper operation of the
  122. Ctrl-Alt-Del reboot function. Further investigation is being made to
  123. determine whether it is a chip set or BIOS problem. One possible answer is a 
  124. conflict between the BIOS and Cache. (V1.2 - Add the field 'R2000F05' to the 
  125. SETCACHE command to inhibit cacheing the BIOS ROM area, F0000 through FFFFF, 
  126. as one possible solution.)
  127.  
  128. The program has worked well with PHOENIX BIOS, AMI BIOS, VLSI chip set,
  129. Chips and Technology chip set, and OPTI chip set.
  130.  
  131. WHATS NEW!
  132. ___________________________________________________________________________
  133. Changes in Version 1.2.
  134.  
  135. It was found that some BIOS's set the Cache Disable bit 30 in the CPU
  136. Control Register 0(CR0), preventing the internal 486DLC cache from working.
  137. Code was added to Version 1.2 to test for Cache Disable in CR0 and clear
  138. the Disable bit if necessary.
  139.  
  140. NOTE: This program can only be run in DOS Real mode and not in protected
  141. mode such as a DOS window under WINDOWS.
  142.  
  143. ___________________________________________________________________________
  144. Changes in Version 1.1.
  145.  
  146. Added 'o' option to display help screen. Cache Registers are unchanged and
  147. are not displayed with the help screen.
  148.  
  149. Added 'v' option to read current status of cache registers. Cache Registers
  150. are unchanged.
  151.  
  152. Changed default settings to all memory cached except video RAM at A0000-BFFFF.
  153. ____________________________________________________________________________
  154.  
  155. SETCACHE.EXE is the Copyrighted work of John Hickey and J. JENKS Enterprises.
  156.  
  157.     Copyright June, 1993
  158.     Copyright December, 1993
  159.     All Rights Reserved
  160.  
  161.     Author         : John C. Hickey
  162.     Date of release: 06/04/93
  163.     Version 1.1    : 12/08/93
  164.     Version 1.2    : 12/14/93
  165.  
  166. Please let me know if you have any problems or find the program to be
  167. useful. Registered users may call if they have any problems, and will
  168. be notified of any upgrades.
  169.  
  170. John Hickey
  171. J. Jenks Enterprises
  172. 2155 Philippe Pkwy
  173. Safety Harbor, Fl, 34695
  174.  
  175. (813) 726-0648
  176.